chip level中文是什么意思

发音:

中文翻译
造句

小片级

chip n. (摔跤时)用绊腿把对方摔倒的一种技巧。 vt. ( ...
level n. 1.水平仪，水准仪；水准测量。 2.水平线，水平面 ...
chip level complexity 芯片级致密度
chip level packaging 片级组装
chip-level integration 芯片级集成
chip n. 1.碎片，削片，薄片；碎屑；薄木片；无价值的东西。 2.(陶器等的)缺损(处)。 3.(赌博用)筹码；〔pl.〕〔英俚〕钱。 4.〔pl.〕〔口语〕炸马铃薯片。 5.(作燃料的)干牛[马]粪。 6.集成电路唱片[块]。 7.〔口语〕小粒金刚石[水晶]。 a chip of [off] the old block (脾气等)完全像父亲的儿子；一家的典型人物。 (as) dry as a chip 枯燥无味的。 buy chips 投资。 cash [pass] in one's chips 把筹码兑现；〔俚语〕死。 chip in porridge [pottage, broth] 无关重要的东西，可有可无的东西。 do not care a chip for 毫不介意。 have a chip on one's shoulder 〔美俚〕盛气凌人；好打架；好争吵。 have one's chips on 孤注一掷。 in the chips 〔美俚〕有钱的。 let the chips fall where they may 不管后果如何。 when the chips are down [get on the line] 万不得已的时候，紧急时候。 vt. (-pp-) 1.切，削，凿，刻。 2.把…削成薄片；弄缺(刀口，瓷器等)。 3.〔口语〕戏弄；挖苦。 4.(鸡雏等)啄碎(蛋壳)。 vi. 1.出现缺口。 2.碎裂，瓦解，破碎 (off)。 chip at 对准…打，谩骂。 chip in 〔口语〕插嘴，加入(打架等)；捐助；拿钱赌 (They all chipped in to buy it. 大家都要买了)。 chip off 切下来，削下来。 n. (摔跤时)用绊腿把对方摔倒的一种技巧。 vt. (-pp-) (用绊腿)摔倒(对方)。
chip at 拿取笑
chip in 插嘴, 捐助, 下赌注; 近击入穴; 近穴击入; 捐献钱财; 下注
on chip 片上; 片装
on-chip 片上；芯片上
a chip in broth 可有可无的东西, 无关紧要的东西
a chip in porridge 无关紧要之物
a chip in pottage 可有可无的东西, 无关紧要的东西
a chip on one 肩头的木片（自卑感，因为自卑而爱找别人麻烦; 喜欢向人挑衅）
abrasive chip 抛磨块
airplanes-on-a-chip 芯片飞机
analog chip 模拟集成电路; 模拟芯片
anvil chip 测砧片
array chip 阵列式芯片
as dry as a chip 枯燥的
bare chip 裸片; 裸芯片
bargain chip 谈判的筹码
bargaining chip (讨价还价的)筹码
barrier chip 挡片
baseband chip 基带芯片

"查查词典"手机版

千万人都在用的超大词汇词典翻译APP

例句与用法

Physical equipment as opposed to programs , procedures , rules , and associated documentation ; chip level solutions that hook onto back plane of computer to protect it
与程序、过程、规则和相关文件相对的物理设备；固定于计算机背板上的芯片保护装置。
For the training of professional system , the identification of suppliers , and the practical project , sv has the professional project engineers advanced in the av technique in china , who can offer blue print of design , installation , training and the maintenance of chip level
专业系统的培训与厂商认证及丰富的实际工程经验,索讯拥有国内最早从事av技术的工程技术人员，能够为客户提供方案设计、安装、培训与芯片级维修
Similar with design verification problem , to predigest chip level layout synthesis problem , the layout synthesis based on the standard - cell methodology can be divided into two levels : inner standard - cell and among standard - cells . however , along with the increasing of chip size , chip level layout synthesis problem become more complex if it still bases on general manual standard - cell . because the router cannot impose the characteristic of the transistors in the standard - cell , it may reduce the performance of the whole chip
通常，基于标准单元布图模式将版图综合划分成单元内与单元间两个层次，以简化芯片级自动版图综合问题的复杂性；但随着芯片规模的不断扩大，基于主要以手工定制的小规模标准单元，芯片级版图综合问题的复杂性不断增大，且标准单元间布线无法充分利用单元内晶体管特征，影响芯片的整体性能。